
Tarea 1

Simulación de funciones lógicas digitales de 4 variables

Luis Eduardo Martín Hernández
Sistemas Electrónicos Digitales
1º Grado de Ingeniería Informática
13/03/2024

Índice

1. Funciones asignadas..... 2
2. Tablas de verdad..... 2
3. Funciones simplificadas..... 3
4. Circuito..... 3
5. Código VHDL..... 4
6. Código VHDL (test bench)..... 5
7. Cronograma de simulación..... 5



1. Funciones Asignadas

Las funciones asignadas se muestran en la Tabla 1.

Alumno	f1	f2
Luis Eduardo Martín Hernández	FD6D	E525

2. Tabla de Verdad

Las tablas de verdad de las funciones asignadas se muestran en la Tabla

	a	b	c	d	f1	f2
0	0	0	0	0	1	1
1	0	0	0	1	0	0
2	0	0	1	0	1	1
3	0	0	1	1	1	0
4	0	1	0	0	0	0
5	0	1	0	1	1	1
6	0	1	1	0	1	0
7	0	1	1	1	0	0
8	1	0	0	0	1	1
9	1	0	0	1	0	0
10	1	0	1	0	1	1
11	1	0	1	1	1	0
12	1	1	0	0	1	0
13	1	1	0	1	1	1
14	1	1	1	0	1	1
15	1	1	1	1	1	1

3. Funciones simplificadas

Después de simplificar las tablas de verdad mediante los mapas de Karnaugh, las funciones simplificadas obtenidas son:


$$f1(A, B, C, D) = (B \cdot \overline{C} \cdot D) + (C \cdot \overline{D}) + (A \cdot B) + (\overline{B} \cdot \overline{D}) + (\overline{B} \cdot C)$$

$$f2(A, B, C, D) = (\overline{B} \cdot \overline{D}) + (B \cdot \overline{C} \cdot D) + (A \cdot B \cdot C)$$


4. Circuitos

El circuito a implementar se muestra en la Tabla de verdad.

f1(a, b, c, d):



f2(a, b, c, d):



5. Código VHDL


```
21
22      library IEEE;
23      use IEEE.STD_LOGIC_1164.ALL;
24
25      -- Uncomment the following library declaration if using
26      -- arithmetic functions with Signed or Unsigned values
27      --use IEEE.NUMERIC_STD.ALL;
28
29      -- Uncomment the following library declaration if instantiating
30      -- any Xilinx leaf cells in this code.
31      --library UNISIM;
32      --use UNISIM.VComponents.all;
33
34      entity Actividad1 is
35          Port ( a : in STD_LOGIC;
36                 b : in STD_LOGIC;
37                 c : in STD_LOGIC;
38                 d : in STD_LOGIC;
39                 f1 : out STD_LOGIC;
40                 f2 : out STD_LOGIC);
41      end Actividad1;
42
43      architecture Behavioral of Actividad1 is
44
45      begin
46
47          f1 <= (b and not c and d) or (c and not d) or (a and b) or (not b and not d) or (not b and c);
48          f2 <= (not b and not d) or (b and not c and d) or (a and b and c);
49
50      end Behavioral;
51
```

6. Código VHDL (test bench)

```
33
34  entity Actividadl_tb is
35  --  Port ( );
36  end Actividadl_tb;
37
38  architecture tb of Actividadl_tb is
39      component Actividadl
40          port( a : in STD_LOGIC;
41                b : in STD_LOGIC;
42                c : in STD_LOGIC;
43                d : in STD_LOGIC;
44                f1 : out STD_LOGIC;
45                f2 : out STD_LOGIC);
46      end component;
47
48      signal a  : std_logic := '0';
49      signal b  : std_logic := '0';
50      signal c  : std_logic := '0';
51      signal d  : std_logic := '0';
52      signal f1 : std_logic;
53      signal f2 : std_logic;
54
55      constant Tb_semiPeriod : time := 10 ns;
56
57      signal Tb_SimEnded : std_logic := '0';
58  begin
59      dut : Actividadl
60          port map( a  => a,
61                    b  => b,
62                    c  => c,
63                    d  => d,
64                    f1 => f1,
65                    f2 => f2);
66
67      a <= not a after Tb_semiPeriod      when Tb_SimEnded /= '1' else '0';
68      b <= not b after Tb_semiPeriod*2    when Tb_SimEnded /= '1' else '0';
69      c <= not c after Tb_semiPeriod*4    when Tb_SimEnded /= '1' else '0';
70      d <= not d after Tb_semiPeriod*8    when Tb_SimEnded /= '1' else '0';
71
72      Tb_SimEnded <= '1' after 16 * Tb_SemiPeriod;
73
74
75  end tb;
76
```

7. Cronograma de Simulación

A continuación, se muestra el cronograma de simulación de las funciones implementadas:



Se aprecia que los resultados son consistentes con los que aparecen en la Tabla de Verdad